2025 年 HDI 板需求上移，已经从手机主板向 AI 加速卡、可穿戴 SiP、车用域控制器和卫星通信模块扩散。板厂端的直观变化是，过去以 1 阶、2 阶为主的订单结构，明显转向 3 阶、4 阶以及任意层互连。层数增加不是简单叠加，而是把层间对位、盲孔填铜、阻抗控制和热应力风险同步放大。
一、HDI 板需求上移的驱动信号
终端产品对 HDI 板提出更高密度要求，推动层数与阶数同步抬升。手机旗舰主板从 1 阶、2 阶快速切换至 3 阶和任意层互连；AI 加速卡与高速交换板开始采用 10-16 层 HDI 或类载板工艺；可穿戴 SiP 模组普遍使用 4-8 层任意层结构；车用域控制器、ADAS 模组也从普通多层板转向 2-3 阶 HDI，并对厚铜和散热提出额外要求。
典型 8-12 层
3 阶/任意层互连
典型 10-16 层
2-3 阶 + 厚铜
典型 4-8 层
任意层互连
典型 8-12 层
2-3 阶 + 厚铜
从上表场景可以看出，HDI 需求上移不是单一行业拉动，而是多个高价值终端同步升级。对板厂而言，能接 2 阶订单不代表能稳定量产 3 阶以上产品，设备精度、材料体系和电镀能力都要重新匹配。
二、层数升级带来的叠层与材料变化
以 10 层 3 阶 HDI 为例，芯板需要经过多次压合，盲孔孔径通常收窄至 75-100 μm，埋孔约 150-200 μm。增层使用的半固化片厚度多在 40-60 μm，基铜厚度 12-18 μm，压合后板厚公差需控制在 ±8% 以内。如果继续使用普通 FR-4 材料，多次压合后的翘曲和层间对位偏差会被明显放大，因此高阶 HDI 更倾向使用低 CTE、低损耗材料，如 M4/M6 级或类载板级树脂体系。
不同阶数 HDI 的典型能力与良率区间可参考下表。
| HDI 阶数 | 典型层数 | 盲孔孔径 | 线宽/间距 | 批量良率区间 |
|---|---|---|---|---|
| 1 阶 HDI | 4-8 层 | 100-125 μm | 50/50 μm | 92%-95% |
| 2 阶 HDI | 6-10 层 | 80-100 μm | 45/45 μm | 88%-92% |
| 3 阶 HDI | 8-14 层 | 70-90 μm | 40/40 μm | 80%-88% |
| 任意层互连 | 8-16 层 | 60-80 μm | 35/35 μm | 75%-85% |
从上表可以看出，盲孔孔径每缩小约 10 μm，激光钻孔和孔形控制难度就会上升一个台阶；线宽/间距进入 40/40 μm 以后，蚀刻均匀性、线路侧蚀和阻抗波动也会成为新的良率损失点。当层数超过 10 层且盲孔小于 80 μm 时，批量良率通常会出现 8-12 个百分点的下滑。
三、高阶层 HDI 的核心良率瓶颈
高阶 HDI 的良率损失主要集中在层间对位、微孔成型与电镀填铜三个环节。多次压合后，芯板缩涨系数不一致，层间对位公差会从 ±50 μm 恶化到 ±75 μm 以上；盲孔孔径降至 75 μm、深径比 0.8:1 左右时，电镀填铜要同时保证孔内无空洞、孔口 dimple 不大于 10 μm，难度明显高于 1 阶产品。
另一个容易被忽略的问题是板厚均匀性。以 3 阶 10 层板为例，第三次压合后板厚极差可能达到 0.10-0.15 mm，如果后段 SMT 要求 0.10 mm 以内的贴装平整度，局部厚度超差会直接造成焊接虚接或 BGA 枕头效应。AOI 也存在盲区，常规光学检测对盲孔底部残胶、埋孔内壁状态和层间微裂纹识别能力有限，容易出现漏检流到后段。
高阶 HDI 的良率损失中，约 45%-55% 来自层间对位和微孔成型缺陷，而不是单纯的外观划伤或油墨问题。因此，板厂如果只做最终外观抽检，无法有效改善高阶良率。
四、典型缺陷数据与判级标准
高阶层 HDI 在出货报告中常见以下缺陷，判级尺度通常参考 IPC-6012/6013 或客户加严标准。下表数据可作为工程端来料检验和供应商谈判的参考阈值。
| 缺陷模式 | 典型表现 | 允收标准参考 | 主要原因 |
|---|---|---|---|
| 盲孔底部裂纹 | 孔底铜层出现径向裂纹 | 不允许 | 电镀参数不当、热应力释放不足 |
| 孔壁铜厚不足 | 局部孔铜低于下限 | Class 2/3 通常要求 ≥18-20 μm | 药水覆盖能力不足 |
| 盲孔凹陷 dimple | 孔口填充不饱满 | Class 3 建议 ≤10 μm，一般 ≤25 μm | 填铜整平能力不足 |
| 层间微裂纹/分离 | 热应力后层间分离 | 不允许 | 材料 CTE 差异大 |
| 孔位破盘 | 孔环偏移超差 | 孔环偏移量建议 ≤50 μm | 压合涨缩控制失效 |
这些缺陷在高阶层 HDI 中通常不是孤立出现的。对位偏差会连带孔位破盘和盲孔底部裂纹，热应力失效又往往与孔铜厚度不足、层间微裂纹叠加。因此，良率改善要按制程段拆解，不能只盯着终检外观。
五、板厂应对良率挑战的工艺控制点
第一步：芯板涨缩预补偿与 LDI 对位。在每次压合前根据材料 CTE 和历史涨缩数据做预补偿，曝光补偿量按 0.02%-0.05% 区间精准调整，避免叠层累积偏位。
第二步：分段压合与 X-ray 钻孔对位。3 阶以上板至少分两次压合，每次压合后测量板厚与涨缩，利用 X-ray 钻孔将层间对位公差压缩到 ±50 μm 以内。
第三步：电镀填孔分阶段电流控制。采用低电流起步、中段加速、末段整平的方式，将 75 μm 盲孔的 dimple 控制在 10 μm 以下，同时减少孔底空洞和孔口毛刺。
第四步：盲孔底部与孔口形貌 AOI/AVI 全检。对孔底残胶面积、孔口毛刺、孔壁铜厚进行全数扫描，避免缺陷流入后段压合或成品检验。
第五步：批次热应力和绝缘电阻验证。每批抽测 3-5 pcs 做 288℃ 漂焊 3 次和绝缘电阻测试，阻值需≥100 MΩ，以验证层间结合可靠性。
六、2025 年采购与工程需关注的验收指标
HDI 需求上移后，采购和工程部门不能只关注单价与交期，更要把高阶工艺窗口写进供应商质量协议。以下指标建议纳入来料检验和季度审核。
≤40/40 μm
≤80 μm，深径比≤0.8:1
≤±50 μm
≥18-20 μm
≤10 μm 或客标
288℃ 3 次，无分层
上述指标不应只停留在出货报告，板厂需要随批次提供关键参数的 CPK 数据。尤其是层间对位和盲孔 dimple 这两项，若长期处于公差边缘，批量客诉风险会明显高于 1 阶、2 阶 HDI。
HDI 板需求上移正在重塑板厂的能力分层。层数增加带来的良率损失，不能靠增加目检人力或事后分选来弥补，必须回到材料、钻孔、电镀、检测和可靠性验证的制程闭环里解决。对采购和工程来说，越早把高阶指标写进供应商管理流程，越能在交期和良率博弈中拿到主动权。